PATENT ABSTRACTS OF JAPAN

(11) Publication number :

2003-031905

(43) Date of publication of application: 31.01.2003

(51) Int. CI.

H01S 5/22 H01S 5/022

(21) Application number : 2001-212186

(71) Applicant : HITACHI LTD

(22) Date of filing:

12.07.2001


(72) Inventor: UEJIMA KENICHI

MIYAUCHI KEIICHI

(54) MULTI-BEAM SEMICONDUCTOR LASER ELEMENT AND SEMICONDUCTOR LASER

(57) Abstract:

PROBLEM TO BE SOLVED: To improve chip-attaching strength of a multi-beam semiconductor laser element. SOLUTION: In the multi-beam semiconductor laser element, a plurality of beams, which respectively emit laser light rays from their end faces are arranged in parallel on one surface of a semiconductor substrate and electrodes, are respectively provided on the upper surfaces of the beams. In addition, one or a plurality of dummy beams, having the same height as the beams have and electrodes on their upper surfaces, are provided on the same surface of the semiconductor substrate. The widths of the dummy beams are made broader than those of the beams, and at the same time, the widths of the electrodes provided on the dummy beams are made broader than those of the electrodes provided on the beams. The beams are electrically separated from each other by means of separating grooves provided on the same surface of the substrate and have the same width. The surfaces of the electrodes, provided on the beams and dummy beams, are



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of re jection]

fixed to sub-mounted electrodes through soldering.

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998, 2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-31905 (P2003-31905A)

(43)公開日 平成15年1月31日(2003.1.31)

(51) Int.Cl.7

識別記号

₹[•]

テーマコード(参考)

H01S 5/22 5/022

610

H01S 5/22

FΙ

610 5F073

5/022

審査請求 未請求 請求項の数5 OL (全 10 頁)

(21)出願番号

特願2001-212186(P2001-212186)

(22)出顧日

平成13年7月12日(2001.7.12)

(71)出顧人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 上島 研一

東京都小平市上水本町五丁目20番1号 株

式会社日立製作所半導体グループ内

(72)発明者 宮内 恵一

東京都小平市上水本町五丁目20番1号 株

式会社日立製作所半導体グループ内

(74)代理人 100083552

弁理士 秋田 収喜

Fターム(参考) 5F073 AA13 BA02 BA07 CA07 EA29

FA15 FA27


(54) 【発明の名称】 多ピーム半導体レーザ素子及び半導体レーザ装置

(57)【要約】

【課題】 チップ付け強度を高める。

【解決手段】 端面からレーザ光を出射するビームを半導体基板の一面に並んで複数有し、前記各ビームの上面に電極を有する多ビーム半導体レーザ素子であって、前記半導体基板の一面に前記ビームと同じ高さになるとともに上面に電極を有するダミービームを1乃至複数設けてある。前記ダミービームの幅は前記ビームの幅よりも広くなるとともに、前記ダミービームの前記電極の幅は前記ビームの前記電極の幅よりも広くなっている。前記各ビームは前記半導体基板の一面に設けられた分離溝によって相互に電気的に分離されているとともに、前記分離溝の幅は同じ幅になっている。多ビーム半導体レーザ素子は、ビーム及びダミービームの上面の電極面が半田を介してサブマウントの電極に固定される。

図 1



【特許請求の範囲】

【請求項1】 端面からレーザ光を出射するビームを半 導体基板の一面に並んで複数有し、前記各ビームの上面 に電極を有する多ビーム半導体レーザ素子であって、 前記半導体基板の一面に前記ビームと同じ高さになると ともに上面に電極を有するダミービームを1乃至複数設 けたことを特徴とする多ビーム半導体レーザ素子。

【請求項2】 前記ダミービームの幅は前記ビームの幅よりも広くなるとともに、前記ダミービームの前記電極の幅は前記ビームの前記電極の幅よりも広くなっていることを特徴とする請求項1に記載の多ビーム半導体レーザ素子

【請求項3】 前記複数のビーム群の外側に前記ダミー ビームが設けられていることを特徴とする請求項1に記 載の多ビーム半導体レーザ素子。

【請求項4】 前記各ビームは前記半導体基板の一面に 設けられた分離溝によって相互に電気的に分離されてい るとともに、前記分離溝の幅は同じ幅になっていること を特徴とする請求項1乃至請求項3のいずれか1項に記 載の多ビーム半導体レーザ素子。

【請求項5】 パッケージ本体およびレーザ光を透過させる光透過窓を有する蓋体とからなるパッケージと、前記パッケージ本体に固定されかつ複数のレーザ光を出射する多ビーム半導体レーザ素子と、前記パッケージ本体に取り付けられかつ前記パッケージの内外に亘って延在する複数の外部電極端子と、前記多ビーム半導体レーザ素子の各電極と前記外部電極端子を接続する接続手段とを有する半導体レーザ装置であって、前記多ビーム半導体レーザ素子は請求項1乃至請求項4のいずれか1項に記載の構成になっていることを特徴とする半導体レーザ装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は多ビーム半導体レー ザ素子及びその多ビーム半導体レーザ素子を組み込んだ 半導体レーザ装置に関する。

[0002]

【従来の技術】半導体レーザは光通信用光源や情報機器用光源として多用されている。例えば、レーザビームプリンタやPPC (plain paper copier:普通紙複写機)の光源として、半導体レーザが多用されている。レーザビームプリンタの基本構成や、光学系と半導体レーザについては、例えば、工学社発行「半導体レーザと応用技術」1986年9月10日発行、P174~P179に記載されている。

【0003】また、単一の半導体レーザ素子(半導体チップ)に設けた複数のビームの端からレーザ光を出射するマルチビーム半導体レーザがある。マルチビームレーザについては、たとえば、工業調査会発行「電子材料」1987年6月号、P107~P111に記載されている。同文献に

は、モノリシック形3ビーム半導体レーザ素子(半導体レーザアレイ素子)が開示されている。この文献には、CD, VD機器,レーザプリンタ,POS,バーコードリーダをはじめ、文書ファイルシステムなどに使用される信号読み取り用光源としての可視光半導体レーザについて記載されている。

[0004]

【発明が解決しようとする課題】レーザビームプリンタやPPCの印刷の高速化のため、複数のレーザ光(マル・チビーム光)を照射しながら印刷することが要求されている。

【0005】図17及び図18は本発明に先立って検討した多ビーム半導体レーザ素子(半導体レーザ)の斜視図である。これら多ビーム半導体レーザ素子(半導体レーザチップ:チップ)11は、半導体基板12の主面にメサ構造からなる細長のビーム13を複数本形成するとともに、各ビーム13の上面に相互に独立した電極14を形成し、かつ半導体基板12の裏面に共通の電極15を形成した構造になっている。従って、共通の電極15と所定の電極14間に所定の電圧を印加することによって所定のビーム13の端面からレーザ光が発光される。従って、全ての電極14と共通の電極15間に所定の電圧を印加することによって全てのビーム(ビーム1,ビーム2,ビーム3)の端面(出射面)からそれぞれレーザ光を出射することになる。

【0006】図17及び図18に示す多ビーム半導体レーザ素子11では、ビーム13は平行に3本設けられている。図17に示す多ビーム半導体レーザ素子11は、両側のビーム13(ビーム1,2)のメサ幅が中央のビーム13(ビーム2)よりも広くなっている。このためビーム2の電極幅よりもビーム1,3の電極幅が広くなっている。この結果、ビーム1,3の半導体レーザ部と、ビーム2の半導体レーザ部の接合容量や放熱性が異なることになり、同じ駆動電流波形でも、周波数特性や熱応答特性が異なり、光出力の波形が異なってしまう。このような現象は、同一特性の3本のレーザ光を必要とする場合、好ましくない。即ち、レーザビームプリンタの光源として使用する場合、印字ムラ等が発生し好ましくない。

【0007】そこで、図18に示すように、3本のビーム13のメサ幅及び電極幅を同じにすると、各ビーム13の電極幅が狭くなってしまう。周波数特性や熱特性は各ビーム13の半導体レーザ部で揃う。しかし、各半導体レーザ部の放熱性を良くするために、半導体レーザ部のpn接合がサブマウント等に近くなるように「ビーム13の表面がサブマウント側になるように固定する構造、いわゆるジャンクションダウンで多ビーム半導体レーザ素子11をサブマウント等に固定すると、電極幅が狭いため接合部分の面積が小さくなり、チップ付け強度が低下し、信頼性が低くなる。この結果、このような多

ビーム半導体レーザ素子11を組み込んだ光電子装置の 組立歩留りの低下や信頼性の低下を引き起こすことにな る。

【0008】本発明の目的は、均質なレーザ光を複数本 出射できる多ビーム半導体レーザ素子及び半導体レーザ 装置を提供することにある。

【0009】本発明の他の目的は、チップ付け強度を高めることができる多ビーム半導体レーザ素子及び半導体レーザ装置を提供することにある。

【0010】本発明の他の目的は、周波数特性や熱特性 が優れかつ多ビーム半導体レーザ素子の接合の信頼性が 高い半導体レーザ装置を提供することにある。

【0011】本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。

[0012]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を簡単に説明すれば、下 記のとおりである。

【0013】(1)端面からレーザ光を出射するビーム を半導体基板の一面に並んで複数有し、前記各ビームの 上面に電極を有する多ビーム半導体レーザ素子であっ て、前記半導体基板の一面に前記ビームと同じ高さにな るとともに上面に電極を有するダミービームを1乃至複 数設けたことを特徴とする。前記ダミービームの幅は前 記ビームの幅よりも広くなるとともに、前記ダミービー ムの前記電極の幅は前記ビームの前記電極の幅よりも広 くなっている。前記複数のビーム群の外側に前記ダミー ビームが設けられている。前記各ビームは前記半導体基 板の一面に設けられた分離溝によって相互に電気的に分 離されているとともに、前記分離溝の幅は同じ幅になっ ている。前記ビームはその途中高さに活性層を有すると ともに、その活性層の上下には導電型が相互に異なる半 導体層を有し、前記活性層の上方の半導体層はビームの 上面の前記電極に電気的に接続され、前記活性層の下方 の半導体層は前記半導体基板の裏面に設けられた電極に 電気的に接続されている。

【0014】このような多ビーム半導体レーザ素子は所定のパッケージに組み込まれて半導体レーザ装置として使用される。半導体レーザ装置は以下の構成になる。即ち、半導体レーザ装置は、パッケージ本体およびレーザ光を透過させる光透過窓を有する蓋体とからなるパッケージと、前記パッケージ本体に固定されかつ複数のレーザ光を出射する多ビーム半導体レーザ素子と、前記タビーム半導体レーザ素子の各電極と前記外部電極端子を接続する接続手段とを有する半導体レーザ装置であって、前記多ビーム半導体レーザ素子は前述の構成になっている。

【0015】前記(1)の手段によれば、

(a) ダミービームの電極部分が半導体チップの固定部分として使用されることから、チップ付け強度が確保でき、チップ付け強度の信頼性が高くなる。

【0016】(b) ビーム幅が同じとなることからビーム間の放熱性のバラツキが少なくなり、ビーム間の熱特性バラツキが低減する。この結果、各レーザ光の特性が同じになる。

【0017】(c)ビーム間の分離溝の溝幅が同じになることから、ビーム毎の接合容量のバラツキが減り、周波数特性のバラツキが減る。この結果各レーザ光の特性が同じになる。

[0018]

【発明の実施の形態】以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

【0019】(実施形態1)図1乃至図14は本発明の一実施形態(実施形態1)である多ビーム半導体レーザ素子(半導体レーザ素子:半導体レーザチップ)に係わる図である。図1は多ビーム半導体レーザ素子の模式的斜視図である。

【0020】本実施形態1の多ビーム半導体レーザ素子11は、図1に示すように、半導体基板12の一面側に3本のビーム13(ビーム1,ビーム2,ビーム3)を有するとともに、これらビーム群の外側にそれぞれダミービーム20を有している。ビーム13の上面にはそれぞれ電極14が設けられている。また、半導体基板12の裏面の略全域には共通の電極15が設けられている。また、ダミービーム20の上面にも電極21が形成されている。ダミービーム20の電極21は、ビーム13の電極14を形成するときに同時に形成されたものである。そして、ビーム13及びダミービーム20はビーム幅が相互に異なっていてもビーム高さは同じ高さに形成されている。

【0021】ビーム13は、同一構成の半導体レーザ部となり、前記電極15と電極14に所定の電極を印加すると、ビーム13の端面からそれぞれレーザ光を出射する構成になっている。しかし、ダミービーム20は、電極15と電極21との間に所定の電圧が印加されてもダミービーム20の端面からはレーザ光は出射されない構造になっている。3本のビーム13は同じ断面構造となるとともに、ビーム幅も同じであり、電極14の幅も同じである。

【0022】これに対してダミービーム20はビーム幅がビーム13に比較して広く、かつ電極21の幅も電極14の幅よりも広くなっている。

【0023】また、ビーム13及びダミービーム20の間の分離溝(アイソレーション溝)22の溝幅も同じ幅、即ち、分離溝22の断面構造も全て同じになっている。また、電極14や電極21が設けられない半導体基

板12の一面側の表面、即ち分離溝22の表面をも含む 面は絶縁膜(酸化膜)23で被われている。_____

【0024】また、図示しないが多ビーム半導体レーザ 素子11のレーザ光を出射する端面(出射面)は、それ ぞれ所定の反射率を有する被膜で被われている。

【0025】つぎに、多ビーム半導体レーザ素子11の製造方法について説明する。この製法説明によって多ビーム半導体レーザ素子11の構造を明らかにする。図2乃至図11は多ビーム半導体レーザ素子の製造に係わる図であり、図2は多ビーム半導体レーザ素子の製造方法を示すフローチャートである。なお、これらの図において各部のハッチングを省略して図の明瞭化を図っている。

【0026】半導体レーザ素子(多ビーム半導体レーザ素子)は、図2のフローチャートで示すように、素子製造作業開始後、多層成長(ステップ101:S101)、リッジストライプ形成(S102)、選択埋込成長(S103)、キャップ層成長(S104)、分離溝形成(S105)、酸化膜形成(S106)、P-電極形成(S107)、裏面研磨(S108)、N-電極形成(S109)、劈開(S110)、反射膜形成(S111)、チップ化(S112)の各工程を経て作業が終了し製造される。

【0027】つぎに、前記各工程について説明する。多 ビーム半導体レーザ素子11の製造においては、図3に 示すように半導体基板12が用意される。実際の製造に おいては寸法の大きいウエハと呼称される半導体基板が 用意され、素子形成の最終段階でウエハを縦横に分断し て小片からなる半導体レーザ素子を製造するものである が、説明の便宜上単一の半導体レーザ素子を製造する状態で以下説明する。

【0028】半導体基板12は、厚さ数 π μmのN導電型(第1導電型)のGaAs基板で構成されている。このN型GaAsからなる半導体基板12はSiを不純物とし、不純物濃度が 2.0×10^{18} c m^{-3} 程度となっている。半導体基板12の主面は(001)結晶面となっている。

【0029】つぎに、半導体基板12の一面(上面)側に半導体層を順次MOCVD(Metalorganic Chemical Vapor Deposition)法やMBE(Molecular Beam Epita xy)法で形成し、多層の半導体層を形成する(S101)。本実施形態1ではMOCVD法で形成する。半導体層形成においては、図3に示すように、N型A1GaInPクラッド層25(混晶比x=0.7、Se濃度1.0×10¹⁸cm⁻³程度、厚さ1.5μm)、アンドープのGaInP活性層26(厚さ0.06μm)、P型A1GaInPクラッド層27(混晶比x=0.7、Zn濃度6.0×10¹⁷cm⁻³程度、厚さ1.5μm)、P型GaAsキャップ層28(Zn濃度1.0×10¹⁸cm⁻³程度、厚さ0.25μm)を

順次積層する。

【0030】つぎに、図4に示すように、常用のホトリソグラフィ技術及びエッチング技術によって、半導体基板12の主面に〈110〉方向に幅2.0 μ m(厚さ200nm)のSiO2膜からなるCVDマスク30を形成する。その後、このCVDマスク30をマスクとしてP型A1GaInPクラッド層27の途中深さまでエッチングを行い、リッジ31を形成する(S102)。このエッチングによって平坦部のP型A1GaInPクラッド層27の厚さは0.2 μ m程度となり、この状態でのリッジ31の幅(下部)は、例えば、5.0 μ mとなる。エッチング液は例えば、 μ 2 SO4系を使用する。これにより、3本のリッジストライプが形成される。リッジストライプの配列ピッチは、例えば、30 μ mとなる。

【0031】つぎに、図5に示すように、半導体基板12の主面上に選択埋込成長を行ってブロック層を形成する(S103)。即ち、MOCVD法によって半導体基板12の主面にN型GaAsブロック層35(Se 濃度2.0×10¹⁸ cm⁻³程度、厚さ1.0 μ m)を形成する。この際、リッジ形成のCVDマスク30は選択埋込成長のマスクとして作用する。

【0032】つぎに、 SiO_2 CVDマスク30をHF 系エッチ液で除去し、図6に示すように、P型GaAs キャップ層36(Z n 濃度2.0× 10^{18} cm $^{-3}$ 程度、厚さ3.0 μ mと、Z n 濃度5.0× 10^{19} cm $^{-3}$ 程度、厚さ0.5 μ m)をMOCVD法によって形成する(S104)。

【0033】つぎに、図7に示すように、半導体基板12の主面に選択的にストライプ状のマスク37を形成するとともに、このマスク37をエッチング用マスクとして、N型A1GaInPクラッド層25を越えて半導体基板12の表面に到達するV字状の分離溝(アイソレーション溝)22を所定本数形成する。隣り合う4本の分離溝22によって3本のビーム13を形成するとともに、その外側の分離溝22とによってダミービーム20をそれぞれ形成する(S105)。アイソレーション溝の形成は、例えば、Brメタノールエッチ液によって形成する。アイソレーション溝22の深さは10μm程度になる。

【0034】つぎに、マスク37を除去した後、図8に示すように、酸化膜(絶縁膜)23を形成する(S106)。例えば、半導体基板12の主面にPSG(リンシリケートガラス)膜と、このPSG膜上に重なるSiO2CVD膜を形成する。PSG膜は100nm程度、SiO2CVD膜は200nm程度とする。この段階では、3本のビーム13の上面平坦部分の幅aは10μm程度、ダミービーム20の上面平坦部分の幅bは95μm程度、ビーム13同士またはビーム13とダミービーム20間の分離溝22の幅cは20μm程度、半導体レ

ーザ素子 (半導体レーザチップ) 同士の境界となる分離 溝22の幅dは60μm程度となっている。

【0035】つぎに、図9に示すように、ビーム13及びダミービーム20の平坦な上面部分の絶縁膜23を選択的に除去するとともに、その開口部分に電極14及び電極21を形成する(S107)。電極14はP-電極となる。電極14及び電極21は同時に形成される。電極14及び電極21は同時に形成される。電極14及び電極21は、例えば、下層がCr、上層がAuからなる二層構造(厚さ0.5μm)となっている。例えば、電極14の幅eは7μm程度、電極21の幅fは85μm程度となっている。

【0036】つぎに、半導体基板12の裏面を研磨(S 108)して所定の厚さとした後、図10に示すよう に、半導体基板12の裏面に共通の電極15を形成する (S109)。この電極15はN-電極となり、例え ば、最下層がAuGeNiからなるAuGeNi/Cr /Auの多層構造(厚さO. 7μm)となっている。 【0037】つぎに、半導体基板12をビーム13の延 在方向に直交する方向に劈開(S110)して図示しな い短冊体を形成した後、劈開面に所定の反射率の被膜 (反射膜)を形成し(S111)、ついで前記短冊体を 所定位置で分断してチップ化する(S112)ことによ って、図1に示すような多ビーム半導体レーザ素子11 を製造する。多ビーム半導体レーザ素子11は、例え ば、ビームの延在方向の長さ、即ち光導波路の長さが4 00μ m、幅が 400μ m、厚さが 100μ mとなる。 【0038】このような多ビーム半導体レーザ素子11 は、封止容器に組み込まれて半導体レーザ装置として使 用される。図11は多ビーム半導体レーザ素子11を組 み込んだ半導体レーザ装置40である。半導体レーザ装 置40は、アセンブリの主体部品となるパッケージ本体 41と、このパッケージ本体41の表面側に取り付けら れる蓋体42とを有している。パッケージは、パッケー ジ本体41と蓋体42によって形成されている。

【0039】前記パッケージ本体41は数mmの厚さの円形の金属板からなり、その表面の中央から外れた部分には銅製のヒートシンク43が鑞材等で固定されている。前記ヒートシンク43の前記パッケージ本体41の中央に面する側面(前面)の先端側にはシリコンカーバイト(SiC)からなるサブマウント44が固定されている。

【0040】前記サブマウント44は、半導体レーザ素子(多ビーム半導体レーザ素子)11よりも大きい矩形板からなり、図12に示すように、一面の実装面には5本の電極45が設けられている。この5本の電極45は、サブマウント44の一端から内側に平行に延在するとともに、この5本の電極45は多ビーム半導体レーザ素子11の各ビーム、即ちビーム13及びダミービーム20の電極14,21に対面している。そして、この対面部分の電極45上にはソルダー層46が形成されてい

る。ソルダー層46は例えばPbSnからなっている。各ソルダー層46は多ビーム半導体レーザ素子11の各電極14,21に一致するパターンになり、多ビーム半導体レーザ素子11がフェイスダウンボンディングにより固定されるようになっている。図12ではサブマウント44の上方にフェイスダウンボンディングされる多ビーム半導体レーザ素子11を表示してある。このフェイスダウンボンディングでは、多ビーム半導体レーザ素子11の電極14,21をソルダー層46に位置決めして重ね、ソルダー層46を加熱して一時的に溶かして図13に示すように多ビーム半導体レーザ素子11をサブマウント44に固定する。

【0041】ビーム13の電極14が重なるソルダー層46を支持する電極45は配線として使用され、かつワイヤが接続されるため、この電極45はチップ固定領域の外側に延在している。これに対してダミービーム20の電極21に対面するソルダー層46を支持する電極45は配線として使用しないのでチップ固定領域から外側に長くは延在していない。また、サブマウント44の裏面にも電極47が設けられている。

【0042】一方、前記パッケージ本体41の中央には、前記半導体レーザ素子11の後端から出射されるレーザ光を受光する受光素子(PD)50が固定されている。

【0043】また、前記パッケージ本体41には4本の外部電極端子(リード)51が固定されている。4本のリード51(リード2~リード5)は絶縁体52を介してパッケージ本体41に貫通状態で固定されている。残りの1本のリード51(リード1)はパッケージ本体41の裏面に突き合わせ状態で固定されている。

【0044】パッケージ本体41の表面側に突出したリード51の先端と、前記サブマウント44の電極ワイヤボンディング部や受光素子50の一方の電極は、導電性のワイヤ53で電気的に接続されている。受光素子50の裏面の電極はパッケージ本体41を介して1本のリード51に電気的に接続される。なお、図11の左下の図は半導体レーザ装置60の等価回路図である。

【0045】他方、前記蓋体42はキャップ構造からなるとともに、その中央にレーザ光(レーザビーム)61を透過させる光透過窓62を有している。この光透過窓62は、蓋体42に設けた穴の部分に透明ガラス板63を重ねて固定することによって形成される。

【0046】このような半導体レーザ装置60においては、所定のリード51にそれぞれ所定の電圧を印加することによって、一乃至複数の半導体レーザ部を動作させてレーザ光61を光透過窓62から放射することができる。また、これらの光出力は前記受光素子50でモニターできることになる。図11では3本のレーザ光61をレーザ光1、レーザ光2、レーザ光3として示してある。

【0047】図14は前記半導体レーザ装置60をレーザビームプリンタに組み込んだ状態を示す模式図である。半導体レーザ装置60から出射した3本のレーザビーム61をコリメートレンズ69を通した後、回転制御されるポリゴンミラー70で反射させ、結像レンズ71及びf θレンズ72を通してレーザビームプリンタの感光ドラム73の感光面74に集光させる。レーザビーム61は感光ドラム73の軸方向に沿って走査される。また、感光ドラム73は回転制御される。

【0048】感光ドラム73の感光面74は書き込む前に一様に帯電されていることから、レーザビーム61が照射された部分は電位が抜け、そこにカーボン粉末(トナー)が付着して現像されることになる。図示しない転写部分で静電力によって前記トナーを紙に写し取ることによってレーザビームプリンタが行われる。

【0049】半導体レーザ装置60は3本のレーザビーム61を出射することから、一回の走査で3本のレーザビーム61による幅の広い顕像化が可能になり、1本のレーザビームの場合に比較して印刷時間は1/3程度と短くなる。

【0050】本実施形態1によれば以下の効果を有する。

【0051】(1)ビーム13の電極部分(電極14)が半導体チップの固定部分として使用されるが、これに加えてダミービーム20の電極部分(電極21)が半導体チップの固定部分として使用されることから、チップ付け強度が確保でき、チップ付け強度の信頼性が高くなる。

【0052】(2)多ビーム半導体レーザ素子11において3本設けられるビーム13のビーム幅が同じとなることから、ビーム間の放熱性のバラツキが少なくなり、ビーム間の熱特性バラツキが低減する。この結果、各レーザ光の特性が均質になる。

【0053】(3)ビーム13間の分離溝22の溝幅が同じになることから、ビーム毎の接合容量のバラツキが減り、周波数特性のバラツキが減る。この結果各レーザ光61の特性が同じになる。従って、ビーム間の特性バラツキ低減から、各種電子装置に組み込んだ場合、レーザビームごとの調整も不要となり、調整コストが低減される。

【0054】(4)3レーザビームの多ビーム半導体レーザ素子11を組み込んだ半導体レーザ装置60を光源とするレーザビームプリンタでは、3本のレーザ光61を使用するため、1本のレーザビームを使用する場合に比較して、プリント時間が約1/3と短縮され、高速なレーザビームプリンタを提供することができる。

【0055】図15は本実施形態1の変形例である多ビーム半導体レーザ素子の模式的斜視図である。この変形例の多ビーム半導体レーザ素子11は、実施形態1の多ビーム半導体レーザ素子11において、中央の3本のビ

ーム13の両側のダミービーム20も、そのメサ構造は ビーム13と同様な半導体レーザ部を構成する構造になっている。この構造では3本のビーム13とダミービーム20の電極14,21が同じ高さの面上に配置される ため、半導体レーザ装置に組み込んだ際にソルダー層と 接触しやすくなり、ソルダーの濡性が改善され、チップ 接着強度のより向上を図ることができる。

【0056】図16は本実施形態1の第2の変形例である多ビーム半導体レーザ素子の模式的斜視図である。この変形例による多ビーム半導体レーザ素子11は、ビーム13の半導体レーザ部がエアーリッジ構造の例である。エアーリッジ構造の場合、各ビーム13のリッジ上の平坦部の幅は2μm程度と狭いことから、ジャンクションダウン組立では、チップ付け面積が不足してしまう。そこで、3本のビーム13の両側にダミービーム20を設ける構造とする。ダミービーム20では半導体レーザ部はエアーリッジ構造となるが、この場合電極21の幅が広くなるようにリッジ幅も広くする。ビーム13及びダミービーム20におけるエアーリッジ構造の高さも同じ高さとし、電極14及び電極21をチップ固定に利用する。

【0057】また、このエアーリッジ構造において、ビーム13及びダミービーム20のエアーリッジ構造の高さが同じであることから、ビーム13のリッジ部にダメージが加わり難い構造となり多ビーム半導体レーザ素子11を半導体レーザ装置60に組み込んだ際の品質が安定する。

【0058】なお、エアーリッジ構造とは、簡単に説明するならば、通常のリッジ構造において、リッジ側面部への埋込成長を行わない点が異なり、リッジ部分とリッジ外側とのクラッド層の厚さの差により生じる屈折率の差により、リッジ部分に光を閉じ込めてレーザ発振させる構造である。GaAs埋込層による光吸収がないため、低動作電流であるとともに、埋込成長工程がないため構造が簡単で高歩留りが得やすく、安価に製造できるなどの特長があるものである。

【0059】以上本発明者によってなされた発明を実施 形態に基づき具体的に説明したが、本発明は上記実施形 態に限定されるものではなく、その要旨を逸脱しない範 囲で種々変更可能であることはいうまでもない。また、 本発明による多ビーム半導体レーザ素子はレーザビーム プリンタやPPC等の印刷機器の光源以外に、DVD等 の光源としても使用することができる。

[0060]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば、下 記のとおりである。

【0061】(1)均質なレーザ光を複数本出射できる 多ビーム半導体レーザ素子及び半導体レーザ装置を提供 することができる。 【0062】(2)チップ付け強度を高めることができる多ビーム半導体レーザ素子及び半導体レーザ装置を提供することができる。

【0063】(3)周波数特性や熱特性が優れかつ多ビーム半導体レーザ素子の接合の信頼性が高い半導体レーザ装置を提供することができる。

【0064】(4)印刷速度を高めることができるレーザビームプリンタを提供することができる。

【図面の簡単な説明】

【図1】本発明の一実施形態(実施形態1)である多ビーム半導体レーザ素子の模式的斜視図である。

【図2】本実施形態1の多ビーム半導体レーザ素子の製造方法を示すフローチャートである。

【図3】本実施形態1の多ビーム半導体レーザ素子の製造において多層成長が終了した基板の一部を示す断面図である。

【図4】本実施形態1の多ビーム半導体レーザ素子の製造においてリッジストライプ形成が終了した基板の一部を示す断面図である。

【図5】本実施形態1の多ビーム半導体レーザ素子の製造において選択埋込成長によってブロック層形成が終了した基板の一部を示す断面図である。

【図6】本実施形態1の多ビーム半導体レーザ素子の製造においてキャップ層形成が終了した基板の一部を示す断面図である。

【図7】本実施形態1の多ビーム半導体レーザ素子の製造において分離溝形成が終了した基板の一部を示す断面図である。

【図8】本実施形態1の多ビーム半導体レーザ素子の製造において酸化膜形成が終了した基板の一部を示す断面図である

【図9】本実施形態1の多ビーム半導体レーザ素子の製造においてP-電極形成が終了した基板の一部を示す断面図である。

【図10】本実施形態1の多ビーム半導体レーザ素子の 製造においてN-電極形成が終了した基板の一部を示す 断面図である。 【図11】本実施形態1の一部が切り欠かれた多ビーム 半導体レーザ装置の斜視図である。

【図12】本実施形態1の半導体レーザ装置に組み込まれるサブマウントと、サブマウントに固定される半導体レーザ素子を示す斜視図である。

【図13】前記サブマウントと、前記サブマウントに固 定された半導体レーザ素子を示す斜視図である。

【図14】本実施形態1の多ビーム半導体レーザ装置を 組み込んだレーザビームプリンタの概要を示す模式図で ある。

【図15】本実施形態1の第1の変形例である多ビーム 半導体レーザ素子の模式的斜視図である。

【図16】本実施形態1の第2の変形例である多ビーム 半導体レーザ素子の模式的斜視図である。


【図17】本発明に先立って本発明者が検討した多ビーム半導体レーザ索子の模式的斜視図である。

【図18】本発明に先立って本発明者が検討した他の多 ビーム半導体レーザ素子の模式的斜視図である。


【符号の説明】


11…半導体レーザ素子(多ビーム半導体レーザ素 子)、12…半導体基板、13…ビーム、14…電極、 15…電極、20…ダミービーム、21…電極、22… 分離溝(アイソレーション溝)、23…絶縁膜(酸化 膜)、25…N型A1GaInPクラッド層、26…G aInP活性層、27…P型AlGaInPクラッド 層、28…P型GaAsキャップ層、30…CVDマス ク、31…リッジ、35…N型GaAsブロック層、3 6…P型GaAsキャップ層、37…マスク、40…半 導体レーザ装置、41…パッケージ本体、42…蓋体、 43…ヒートシンク、44…サブマウント、45…電 極、46…ソルダー層、47…電極、50…受光素子 (PD)、51…外部電極端子(リード)、52…絶縁 体、53…ワイヤ、60…半導体レーザ装置、61…レ ーザ光 (レーザビーム)、62…光透過窓、63…透明 ガラス板、69…コリメートレンズ、70…ポリゴンミ ラー、71…結像レンズ、72…f θレンズ、73…感 光ドラム、74…感光面。






【図3】









【図14】

図14




【図15】

図15



【図16】

図16



Partial English translation of JP 2003-031905

5

10

15

20

25

[0020] The multi-beam semiconductor laser element 11 according to the present embodiment 1 includes three beams 13 (beam 1, beam 2 and beam 3) on one surface side of a semiconductor substrate 12 and dummy beams 20 on each outside of the beams 13 as shown in Fig. 1. Electrodes 14 are provided on each upper surface of the beams 13, respectively. A common electrode 15 is provided on almost all region of the back surface of the semiconductor substrate 12. Electrodes 21 are formed on the upper surfaces of the dummy beams 20. The electrodes 21 of the dummy beams 20 are formed simultaneously with the formation of the electrodes 14 of the beams 13. The beams 13 and the dummy beams 20 are formed to have the same beam height, although the beam widths of the beams 13 and the dummy beams 20 are different from each other.

[0021] The beams 13 function as semiconductor laser portion having the identical constitution and laser beam is emitted from the end surfaces of the beams 13, respectively, when a prescribed electrode is applied to said electrode 15 and said electrodes 14. On the contrary, the dummy beams 20 have a structure that no laser beam is emitted from the end surfaces of the dummy beams 20 when a prescribed voltage is applied between the electrode 15 and

the electrodes 21. Three beams 13 have the same sectional structure, the same beam width, and the same width of the electrodes 14.

[0022] By contract, the beam width of the dummy beams 20 is wider than that of the beams 13, and the width of the electrodes 21 is wider than that of the electrodes 14.

[0023] The trench width of the isolation trenches 22 between each beam 13 and each dummy beam 20 have the same width, that is, the isolation trenches 22 have the same sectional structure. The surface of one surface side of the semiconductor substrate 12 provided with no electrodes 14 nor electrodes 21, that is, the surface also including the surface of the isolation trenches 22 is covered with insulator film (oxide film) 23.

5

10